英伟达用 Vera 处理器加速下一代 CPU 和 GPU 设计，EDA 应用提速最高 1.5 倍

英伟达今天在官方博客中透露了一个重要消息：随着工程团队不断挑战CPU、GPU和AI系统的极限，现代芯片设计的复杂性正在急剧攀升。为了应对这一局面，英伟达正与楷登电子（Cadence）和新思科技（Synopsys）联手，

目前，英伟达已经将Vera部署到下一代CPU和GPU开发的EDA工作流程中，这恰好印证了一个趋势：高性能CPU架构本身，也能成为加速行业中最棘手工程难题的利器。

在芯片真正进入制造环节之前，工程师们往往要花上数年时间进行行为验证、识别关键场景，并通过成千上万次迭代来打磨设计。仿真、验证和实现技术，正是半导体开发的核心环节。

有意思的是，虽然GPU和AI已经在芯片设计的很多方面大显身手，但若干关键的EDA工作负载依然高度依赖CPU的表现。逻辑仿真、形式验证以及部分数字实现，通常需要快速单核性能、高效的内存系统以及强大的整体吞吐量来支撑。换句话说，CPU的短板会直接卡住整个设计流程的脖子。

根据英伟达官方博客的介绍，初步测试覆盖了多个EDA应用，结果清晰地展示了Vera在加速芯片设计中最耗计算的两个阶段方面的能力：

• Cadence Jasper——一个形式验证平台，利用智能证明技术和机器学习，在设计周期早期发现并修复错误，从而提升验证效率。

• Synopsys VCS——一款高性能功能验证解决方案，用于在制造前模拟和验证复杂芯片设计。测试中，双方使用了相同数量的核心。

除了基准测试数据，英伟达还与两家公司紧密合作，进行了应用性能分析、软件优化和系统级调优。这种深度协作，显然不是为了跑个分就完事。

更值得关注的是，英伟达正在将Vera部署到未来英伟达处理器开发的EDA工作流程中。Vera本身搭载了88个定制的Olympus CPU核心、LPDDR5X内存子系统以及第二代英伟达可扩展相干结构。而展望未来，英伟达计划在Vera基础上推出下一代Rosa处理器，搭载NVIDIA Rigel核心，同时持续在CPU路线图中优化EDA应用。可以预见，这波由CPU驱动的EDA加速，才刚刚开始。