AMD发布Venice-X处理器：Zen 6架构、96核

2026年7月24日，AMD在Advancing AI技术活动上，正式揭开了Venice-X处理器的核心参数。这款面向高性能计算的数据中心CPU，基于Zen 6微架构，集成了96个计算核心，配备了总计1152MB的L3缓存，最高加速频率达到5.15GHz，计划于2027年下半年推向市场。

Venice-X与当前已经量产的Venice SP7同属Zen 6架构家族，共享SP7物理插槽设计，但核心数量从256个调整到了96个。这一调整可不是简单的“砍核”，而是为了通过3D V-Cache堆叠技术，实现超大容量的缓存配置，从而更高效地支撑高性能计算类工作负载。说白了，就是牺牲核心数量，换取单核缓存的大幅提升。

标准版Venice处理器最高可提供1024MB L3缓存，但需要由256个核心共同分配；而Venice-X则将1152MB缓存资源集中服务于96个核心，单核可用缓存容量一下子翻了数倍。这种设计对优化数据局部性、降低内存访问延迟意义重大，特别适配科学计算、仿真模拟等HPC典型应用场景——那些动不动就要跑几天几夜的大规模计算任务，最吃这套。

Venice-X是AMD继Milan-X与Genoa-X之后，推出的第三代大缓存型EPYC处理器，延续了X系列的定位。有趣的是，上一代Turin并没有推出X版本，直接跳过了。相比前代Genoa-X，Venice-X在核心数量（96核）与缓存总量（1152MB）上保持一致，但最高加速频率从3.7GHz提升到了5.15GHz，增幅接近40%。这个频率提升幅度，在服务器CPU领域相当罕见。

内存子系统是Venice系列本次升级的重头戏。Venice-X支持16通道内存配置，兼容标准DDR5 RDIMM（速率最高达8000 MT/s）以及新一代MRDIMM（速率最高达12800 MT/s），聚合内存带宽可达1.6 TB/s，相比前代Turin平台提升了近三倍。对于内存带宽敏感型应用，这个提升几乎相当于换了一个新平台。

目前，AMD Zen 6数据中心产品线共涵盖四个细分版本：专注高性能计算的Venice-X；面向极致性能与大规模部署的Venice SP7；兼顾性能与能效平衡的Venice SP8；以及面向低功耗场景的Verano系列。这四个版本各司其职，构成了从云端到超算的完整覆盖。