ASML公布下一代Hyper-NA EUV光刻机蓝图，华为提出时间缩微新路径

在全球AI算力需求持续井喷的背景下，先进半导体制造的核心设备——光刻机的技术竞赛正进入新阶段。全球唯一的EUV光刻机供应商ASML近期公布了其下一代Hyper-NA技术的长期蓝图，与此同时，华&为也提出了以“时间缩微”替代传统“几何缩微”的创新路径，两条技术路线的并行发展，预示着半导体产业未来将呈现多元化竞争格局。

ASML在近期的大会上披露，其当前最先进的High-NA EUV技术产业化已进入关键阶段。首台EXE:5000设备已于2023年第四季度出货，并在2024年第三季度完成了首片晶圆的曝光。升级版EXE:5200B则在去年第四季度交付，预计在搭载2025年亮相的1000W激光光源后，产能可提升至每小时175片晶圆。

相比传统的0.33NA EUV光刻机，0.55NA的High-NA技术能将关键层的曝光次数从3次减少至1次，从而大幅降低了制程的复杂度。

下一代Hyper-NA技术瞄准2030年代

更受业界关注的是ASML首次官方宣布的Hyper-NA技术。这项技术的数值孔径将突破0.75，其核心目标是确保在更先进的制程节点上，依然能够维持单次曝光的可行性，以控制生产成本和工艺复杂度。ASML的技术高管表示，Hyper-NA技术预计将在2030年代中后期实现落地，刚好可以承接业界预计在2033年左右出现的A7节点之后的需求。

需要指出的是，行业内部常将A7节点称为“0.7nm代次”，但这更多是一种命名规则，与芯片实际的物理尺寸并无直接关联。它代表了当前High-NA光刻机单次曝光能力的理论极限。ASML的技术路线图清晰地展示了其沿着传统光刻缩微路径持续演进的决心。

华&为提出“韬定律”与时间缩微路径

就在ASML持续推进物理极限的同时，华&为展示了另一条截然不同的技术路径。在近期的一次行业大会上，华&为正式发布了名为“韬定律”的创新理念，提出以“时间缩微”来替代传统的“几何缩微”。该技术路径的核心在于通过逻辑折叠等技术，在同步提升芯片性能和晶体管密度的同时，不完全依赖于光刻机物理分辨率的极致提升。

根据华&为的计划，其目标是在2031年实现与业界1.4nm制程同等水平的芯片性能。

这条路径的出现，意味着半导体产业不再只有依赖顶级光刻机进行物理缩微这一座“独木桥”。对于在获取先进EUV设备上面临地缘限制的中国半导体企业而言，这种系统级的架构创新，或许是一条实现差异化追赶的可行方向。