SPHBM4高带宽内存标准发布，引脚数降至五分之一速率提升三倍

随着人工智能和高性能计算对内存带宽的需求持续飙升，行业正积极寻求更高效、更具成本效益的解决方案。国际半导体标准组织JEDEC近日正式批准了新一代高带宽内存标准SPHBM4，为缓解当前AI内存紧缺及成本高昂的难题提供了新的技术路径。

新标准的核心目标是在维持高带宽性能的同时，显著降低制造复杂度和成本。其主要手段是通过减少对先进封装的依赖来实现这一平衡，这对于推动AI翻跟斗、高性能计算芯片的规模化应用具有重要意义。

技术细节：引脚大幅精简，速率显著提升

根据JEDEC公布的标准编号JESD330-4，SPHBM4在技术实现上做出了关键调整。相较于现有的HBM4方案，其信号引脚数量从大约

，降幅达到五分之四。与此同时，为了补偿因引脚减少可能带来的带宽损失，SPHBM4将每引脚的信号传输速率从HBM4的约11 Gbps提升至约，速率提高了300%。

行业影响：降低先进封装依赖，助力成本控制

这一技术路线的转变，直接针对了当前HBM方案成本高企的核心痛点。现有设计通常严重依赖中介层、先进基板和复杂的封装工艺，这些因素不仅抬高了GPU、AI翻跟斗等芯片的制造成本，也在一定程度上限制了其大规模量产能力。SPHBM4通过采用标准封装与标准基板，旨在

，从而为下游产品带来更优的成本结构。

总体来看，SPHBM4标准的公示标志着高带宽内存技术发展进入了一个新阶段。它在追求极致性能之外，开始更加注重技术的可行性与经济性，这有望为AI算力基础设施的普及和下一代计算平台的构建提供更坚实、更普惠的内存支持。