英特尔代工在 VLSI 研讨会上详解制程节点里程碑与未来技术创新
先说几个关键判断。
Intel 18A-P现在已经进入风险试产阶段了，嗯，就是前期量产前的小批量验证阶段。这个节点可不简单——它既是Intel 18A系列的第一个性能增强版本，也意味着英特尔在制程迭代上的节奏正在按预定计划推进。
在2026年的VLSI（超大规模集成电路）国际研讨会上，英特尔代工一口气更新了不少硬核内容，从制程路线图到具体的技术创新，说得挺实在。
英特尔代工执行副总裁兼总经理Naga Chandrasekaran在会上的表态很直接：“我们在VLSI上展示的这些进展，传递了一个明确信号——我们对前沿制程创新的长期投入是坚定不移的。这趟旅程还没结束，前方还有更多工作要做。”坦率说，能在公开场合把进展和挑战一并讲清楚，本身就是一种自信。
Intel 18A-P的最新进展
这次Intel 18A-P能拿出什么样的成绩单？关键在于晶体管、互连和设计技术三方面的协同优化。英特尔的工程师在VLSI上详细拆解了以下几个看点：
先说性能。与Intel 18A相比，Intel 18A-P在相同功耗下性能可以提升9%，或者在相同性能下功耗降低18%。同时热特性也更强，芯片设计时的灵活度更高。这9%的性能提升，对于追求极致算力的场景来说，确实是个实实在在的硬指标。
核心亮点之一是新增的Power Boost能效增强技术。这是个全新的双接触、低电阻晶体管方案，听起来有点绕，但简单说就是：在不增加电容的前提下，把驱动电流顶上去，从而实现更高的运行频率。对于芯片设计师来说，这等于多了一张可打的牌。
散热方面也有明显改善。通过材料和设计上的创新，热阻降低了20%到40%。别小看这个数字，在高密度芯片里，散热每改善一点，整体性能释放的空间就大一分。另外，过孔电阻——可以理解为芯片各层之间的“垂直连接通道”——通过几何和材料优化，也降了10%到30%。通道越顺畅，电信号跑得就越快。
还有几个值得关注的细节：通过应变工程提升了PMOS的迁移率，让电流通过晶体管时更高效；新增了低功耗与高性能晶体管选项；在ULVT和LVT之间增加了第五组Vt（逻辑阈值电压）选项。这个第五组Vt的加入，说白了就是给了设计者一个更精细的调节旋钮——在速度和功耗之间找到更合适的平衡点。
最关键的一点是：Intel 18A-P与Intel 18A的设计规则完全兼容。这意味着现有的IP和设计流程可以几乎原样复用，客户不需要从头再来。两种单元高度（180nm和160nm）和50nm的接触栅极间距也保持了一致。
GAA晶体管和背面供电技术的最新研究
借助Intel 18A这个节点，英特尔代工已经把全环绕栅极（GAA）晶体管和背面供电（BSPD）这两大前沿技术真正推向了市场。这可不是停留在纸面上的概念，而是实实在在出现在晶圆上的东西。
面向未来的逻辑芯片设计，英特尔的工程团队在VLSI上分享了更多量化数据。英特尔代工副总裁兼英特尔院士Eric Karl展示了如何量化背面供电和GAA晶体管的实际优势：与同类正面互连技术相比，这两项技术可以减少11%的布线面积，动态压降幅度缩小了10倍，最终带来高达6%的频率提升或超过15%的动态功耗降低。
英特尔代工硅片与平台工程团队的Manju Shamanna则拿出了一个基于GAA和背面供电技术制造的CPU核心的硅片测试结果。研究显示，在较低电压（约0.5V）下，这两项技术可以实现约30%的频率提升，同时IR（内阻）压降明显减少，运行效率也更高。低压高频，这个组合正是业界梦寐以求的方向。
面向未来的技术创新
当然，英特尔代工的野心不止于18A和18A-P。在VLSI上，他们还展示了几个对未来芯片微缩至关重要的长期研究领域。
首先是互补场效应晶体管（CFET）。英特尔展示了一个单片式CFET反相器，将NMOS与PMOS器件垂直堆叠，栅极间距做到了45纳米。这个架构的意义在于——通过垂直堆叠的方式，为GAA晶体管之后继续推进逻辑微缩开辟了一条新路。简单说，就是为后GAA时代提前排兵布阵。
其次是面向电源管理的氮化镓+硅集成技术。英特尔在300毫米晶圆上实现了单片集成，把氮化镓功率器件和硅基逻辑（含一个约1,000个逻辑门的数字控制模块）整合在一起。这意味着高效、大规模的数字控制可以与高性能功率器件在同一工艺下协同工作，系统复杂性也随之降低。对于电源管理领域来说，这是一个很有想象力的方向。
最后是减成法钌互连技术。英特尔展示了采用空气间隙集成的减成法钌互连，与传统的铜互连相比，电容降低了高达约35%，同时频率提升显著。随着互连尺寸持续缩小，电阻和电容的矛盾越来越突出，钌互连这条路如果能走通，对未来的芯片设计将是一个重要突破。
总的来说，这次VLSI研讨会的内容密度很高，既有已经进入风险试产的18A-P，也有面向未来三五年的前沿探索。英特尔代工在制程创新上的这套组合拳，值得持续关注。
